Вы здесь

Архитектура высокопроизводительных микропроцессоров и вычислительных систем


п/п
Название модулей Разделы и темы лекционных занятий Содержание Аудиторная работа
(зачетные
ед./часы)
1

I

Архитектура микропроцессоров

Введение в курс. История отечественной вычислительной техники.
Архитектура современного вычислительного средства – это архитектура микропроцессорной системы.
Микропроцессоры 70-х годов (от миниЭВМ к МП).
4
2 Архитектура современного универсального микропроцессора, основные характеристики. Уровень организации вычислений.
Система команд.
Набор вычислительных средств.
Пользовательский интерфейс.
Механизмы защиты программ и данных.
Первые МП, CISC, RISC и postRISC архитектуры.
Характеристики микропроцессоров.
6
3 Методы оценки производительности, методология проектирования. Методы оценки производительности.
Маршрут проектирования.
Ресурсы проектирования.
4
4 Структурная схема, система команд, конвейер.

Структура микропроцессоров различных архитектурных платформ.
Организация конвейера в CISC- микропроцессорах, простых RISC-микропроцессорах, суперскалярных и VLIW-микропроцессорах.
Основные группы команд в  системах команд МП. Режимы адресации.

6
5 Тракт выборки команд.

Формат и размер команд.
Конвейерная выборка команд.
Кэш команд, trace кэш, предподкачка команд.
Обработка переходов. Предсказание переходов.

6
6 Организация управления в микропроцессоре. Дешифраторы в МП с большим числом режимов адресации.
Упрощение дешифраторов в первых RISC-МП.
Группирование команд в суперскалярных МП.
Переименование регистров в суперскалярных МП.
Элементы управления в конвейерных структурах с динамическим
планированием потока команд (scoreboarding, reservation station, reorder buffer).
Дешифрация широкой команды VLIW МП.
Отложенная запись и bypass в RISC МП.
Восстановление программного порядка команд в суперскалярных МП.
Проблема точного прерывания в МП.
8
7 Исполнительные блоки. Реализация регистрового файла в МП.
Целочисленные блоки.
Вещественные блоки.
Специализированные блоки.
4
8   Иерархия памяти. Причины появления иерархии памяти.
Влияние на производительность МП времени выполнения команд load и store.
Кэш-память данных первого уровня.
Поддержка работы с виртуальной памятью.
Механизмы работы с большими массивами данных.
Кэш-память второго (третьего) уровня.
Механизмы поддержания когерентности в иерархии памяти.
Организация основной памяти. 
8
9

II

Архитектура вычислительных систем

Внешний интерфейс, микропроцессорные наборы. Структура внешнего интерфейса МП.
Микропроцессорные наборы.
Шины.
Кольца.
Коммутаторы.
Сети.
6
10 Вычислительные системы. Desktop РС и network PC.
Рабочие станции.
Серверы.
Кластерные системы.
МРР.
SMP.
NUMA.
Процессоры цифровой обработки сигналов (DSP). Графические и multimedia - процессоры.
Микропроцессоры для встроенных применений.
Объединение динамической и статической памяти с микропроцессором на одном кристалле.
Вычислительные системы на одном кристалле.
Мультипроцессор на одном кристалле.
Мультипотоковые структуры.
Архитектура, настраиваемая под различные задачи.
8
11 Отладочные и диагностические средства, аппаратный контроль. Аппаратный контроль в ЭВМ и МП.
Отладочные и дигностические средства.
Стандарт JTAG.
LSSD, BIST.
6