

УДК 004.052.42

Буренков В.С.<sup>1,2</sup>

<sup>1</sup> Московский государственный технический университет им. Н.Э. Баумана

<sup>2</sup> ЗАО «МЦСТ»

### **Метод перебора состояний для верификации протоколов когерентности памяти**

Мультипроцессорная система с разделяемой памятью состоит из нескольких независимых процессоров, каждый из которых обращается к командам и данным, хранящимся в общей основной памяти. Для сокращения задержки на доступ к памяти каждому процессору придается локальная кэш-память, что, однако, приводит к проблеме когерентности, или проблеме обеспечения согласованности кэш-памяти [1].

Аппаратные механизмы преодоления проблемы когерентности принято называть протоколами когерентности кэш-памяти.

Естественной моделью описания протоколов является модель, основанная на конечных автоматах [2]. Поведение каждой кэш-памяти системы описывается своим конечным автоматом. Верификация протокола происходит на основании совокупного поведения всех кэшей.

Одним из важных методов верификации протоколов когерентности является анализ достижимости состояний, который полностью исследует пространство глобальных состояний, являющихся композицией состояний всех компонентов системы. Состояния, в которых ожидаемые свойства корректности протокола не удовлетворены, классифицируются как ошибочные; в противном случае состояния являются допустимыми. Если хотя бы одно из ошибочных состояний достижимо, протокол является некорректным [3].

Анализ достижимости основан на алгоритме поиска методом полного перебора пространства глобальных состояний.

Основная сложность рассматриваемого метода заключается в том, что количество анализируемых состояний быстро растет с увеличением числа компонентов, участвующих в работе протокола, а также их сложности. В качестве одного из методов уменьшения количества состояний можно предложить использование симметричности мультипроцессорных систем путем группировки

состояний, представления которых являются перестановками друг друга.

Достоинством метода, основанного на переборе состояний, является простота его реализации и построения моделей протоколов.

Рассматриваемый метод был применен при верификации протокола когерентности памяти процессора «Эльбрус-S», в частности для генерации тестов для модели подсистемы памяти.

#### Литература

1. *Цилькер Б.Я. , Орлов С.А.* Организация ЭВМ и систем. – СПб.: Питер, 2004. – 668 с.
2. *Pong F., Dubois M.* A Survey of Verification Techniques for Cache Coherence Protocols. 1996.
3. *Pong F., Dubois M.* A New Approach for the Verification of Cache Coherence Protocols // IEEE Transactions on Parallel and Distributed Systems – 1995 – Vol. 6, pp. 773 – 787.