Модуль процессорных ядер МПЯ2 - высокопроизводительный вычислитель на базе Системы на кристалле МЦСТ R500S (1891ВМ3Я). Выполнен на основе стандарта ETX компонентов SBC ст. 2.7 фирмы Kontron .
Вы здесь
Модуль процессорных ядер МПЯ2
Информация
Характеристики
Состав
ПО
Галерея
Модуль процессорных ядер МПЯ2 - высокопроизводительный вычислитель на базе Системы на кристалле МЦСТ R500S (1891ВМ3Я). Выполнен на основе стандарта ETX компонентов SBC V 2.7 фирмы Kontron.
Основной элемент модуля - многослойная печатная плата с установленными на ней интегральными микросхемами, соединителями и передней панелью.
Структура модуля МПЯ2
Микропроцессор МЦСТ R500 S (1891ВМ3Я) - основной узел модуля. Выполнен на основе архитектуры с сокращённым набором команд - RISC. Отвечает за выполнение арифметических, логических операций и операций управления в машинных кодах. Для соединения процессора с контроллером MPYA2 используются 32-разрядная (33 МГц) шина PCI и дуплексный канал удалённого доступа RDMA.
Контроллер MPYA2 содержит внутренние контроллеры памяти, параллельного порта, IDE, видео, аудио. Контроллер подключён к:
- аудиокодеку АС'97 с линейными входом / выходом и входом микрофона;
- Видео ЦАП с видеовыходом;
- видеопамяти.
С контроллера выходит шина PCI, к которой подключены:
- процессор;
- хост-контроллер USB 2.0.
К периферийной шине EBUS подсоединяются:
- ППЗУ начальной загрузки загрузки;
- энергонезависимая память с произвольным доступом NVRAM, для хранения параметров конфигурации;
- часы реального времени RTC.
| Параметр | Значение |
|---|---|
| Микропроцессор | 1 × МЦСТ R 500 S |
| Тактовая частота процессора, МГц | 400 |
| Кэш команд процессора, Кбайт | 16 |
| Кэш данных процессора, Кбайт | 32 |
| Кэш второго уровня процессора, Кбайт | 512 |
| Оперативная память, Мбайт | 512 |
| Видеопамять, Мбайт | 16 |
| Каналы ввода / вывода | RDMA, Ethernet, RS-232, SCSI-2, аудио, видео, PS / 2 |
| Средняя наработка на отказ ВК, ч, не менее | 9000 |
| Группа исполнения | 1.10 (в ВК НТ R500S) |
| Потребляемая мощность, Вт | 6 |
| Диапазон рабочих температур внешних условий применения, ° С | -30 ... + 55 (в ВК НТ R500S) |
| Год начала производства | 2010 |
В состав модуля МПЯ2 выходят:
- интегральная микросхема 1891ВМ3Я (процессора « R500S ») - CPU;
- контроллер MPYA2 на ПЛИС EP3C55F780I7;
- ППЗУконтроллера MPYA2 на микросхеме EPCS16SI8;
- видеопамять на 2-х микросхемах IS42S32200E-7TLI объёмом по 8 Мбайт;
- память ОЗУ процессора на 9-ти микросхемах MT46V64M8FN-6IT, общим объёмом 512 Мбайт;
- генератор пиксельной частоты (ГПЧ) на микросхеме CY22394FXI;
- аудиокодека АС'97 на микросхеме CS4299-JQZ;
- VideoDAC (ЦАП) на микросхеме ADV7125JSTZ240;
- схема управления MPYA2 _ XL на микросхеме XC9536XL-10VQ44I;
- хост-контроллер USB 2.0 на микросхеме ISP1561BM;
- ППЗУ МПЯ2BOOT для процессора на микросхеме SST39VF040-70-4I-NHE;
- часы реального времени RTC на микросхеме DS1558W;
- энергонезависимая память NVRAM для процессора на микросхеме FM28V020-TG.
Поддерживается стандартный комплект программного обеспечения для платформы SPARC .
