Арт. ТВГИ 469555.147
Модуль МВС4_1/C представляет собой четырехпроцессорную (16-ти ядерную) вычислительную систему с общей когерентной распределенной оперативной памятью. Каждый микропроцессор имеет локальную секцию оперативной памяти и может обращаться к секциям оперативной памяти трех других микропроцессоров по каналам межпроцессорного обмена.
Вы здесь
Вычислительный модуль МВС4_1/С
Модуль МВС4_1/C является процессорным модулем и представляет собой модуль в конструктиве «Евромеханика-6U» CompactPCI, устанавливаемый в объединительную панель крейта CompactPCI с помощью стандартных соединителей и занимающую в нем по ширине два слота.
Процессорный модуль МВС4_1/C содержит 4 микропроцессора МЦСТ R1000 (1891ВМ6Я) CPU0–CPU3. Каждая микросхема 1891ВМ6Я в модуле имеет локальную секцию оперативной памяти и может обращаться к секциям оперативной памяти трех других микросхем 1891ВМ6Я непосредственно по каналам межпроцессорного обмена (КМПО).
Кроме 3-х каналов межпроцессорного обмена каждый процессор имеет один некогерентный канал ввода-вывода КВВ. Канал ввода-вывода КВВ0 микросхемы CPU0 используется для связи с системным модулем МВС4_2/C. Каналы ввода-вывода остальных микросхем CPU1–CPU3 могут использоваться как каналы межмашинного обмена в многомашинных системах на базе данного модуля.
Канал КВВ состоит из 10 параллельных дифференциальных полнодуплексных линков. Восемь линков предназначены для данных, один линк управления и один линк для передачи сигнала синхронизации. КВВ может работать в двух основных режимах BUS и DMA:
- BUS-режим предназначен для работы с внешней периферией, например с контроллером ввода-вывода;
- DMA-режим предназначен для межмашинного обмена, например для объединения процессорных модулей в многомашинную конфигурацию.
Пропускная способность (в одну сторону) одного канала КМПО – 2 Гбайт/с, канала КВВ – 1 Гбайт/с.
Процессор CPU0 является выделенным - bootstrap processor. Он отвечает за начальную инициализацию системы.
К каждой микросхеме 1891ВМ6Я подключен 1 канал оперативной памяти ОЗУ DDR2 объемом 1 Гбайт. Суммарный объем оперативной памяти ОЗУ модуля МВС4_1/C – 4 Гбайт, общий для всех микросхем 1891ВМ6Я. Пропускная способность одного канала – 4 Гбайт/с.
Параметр | Значение |
---|---|
Технические характеристики | |
Микропроцессор | МЦСТ R1000 (1891ВМ6Я) |
Количество процессоров | 4 |
Количество ядер процессора | 4 |
Тактовая частота процессора, МГц | 1000 |
Кэш команд процессора, Кбайт (на ядро) | 16 |
Кэш данных процессора, Кбайт (на ядро) | 32 |
Кэш второго уровня процессора, Кбайт (на ядро) | 2048 |
Оперативная память, Гбайт, не менее | 4 (DDR2-667 ECC) |
Каналы ввода/вывода (количество) | LVDS RDMA (4) |
Эксплуатационные параметры | |
Габаритные размеры, мм | 213х267х40,3 |
Диапазон рабочих температур, °С | от -50 до +50 (в составе ВК гр.1.3) |
Относительная влажность воздуха без выпадения конденсата при температуре 35 °С, % | 98 |
Напряжение питания, В | +5, +3,3 |
Потребляемая мощность, Вт, не более | 104 |
Срок службы, не менее, лет | 12 |
Гарантийный срок эксплуатации, лет | 5 |
Средняя наработка на отказ блока, не менее, часов | 9000 |
Группа исполнения | зависит от группы исполнения ВК |
1 – ручка-экстрактор;
2, 21 – соединитель JTAG;
3 – соединители конфигурации JTAG;
4 – соединители подбора питания 1,0 В;
5 – источники питания 1,0 В;
6 – соединители подбора питания 1,8 В;
7 – источник питания 1,8 В;
8 – соединители подбора питания 2,5 В;
9 – источник питания 2,5 В;
10 – радиатор процессора;
11 – частотные синтезаторы ;
12 – переключатель частоты синхронизации ввода/вывода;
13 – переключатель частоты синхронизации системного ядра;
14 – соединитель управляющих сигналов;
15, 23 – соединитель канала ввода/вывода CPU3;
16, 22 – соединитель канала ввода/вывода CPU2;
17 – переключатель делителей частоты в CPU;
18 – соединитель конфигурационный;
19 – крепежные винты;
20 – панель передняя.
Модуль МВС4_1/C содержит:
- четыре микропроцессора МЦСТ R1000 (1891ВМ6Я);
- 4 блока оперативной памяти ОЗУ DDR2 емкостью 1 Гбайт каждый;
- источники питания 1,0/1,8/2,5 В;
- два частотных синтезатора;
- два буфера-размножителя синхросигналов.
Блок-схема модуля:
CPU – микросхема интегральная 1891ВМ6Я (4-х ядерный процессор);
ОЗУ DDR2 – блок оперативной памяти;
JTAG – отладочный интерфейс;
КМПО – канал межпроцессорного обмена;
КВВ – канал ввода-вывода.
Поддерживается стандартный комплект программного обеспечения для платформы SPARC.