На семинаре присутствовали 37 специалистов.
В рамках темы «Hierarchical Design Planning» рассматривались возможности и методы иерархического планирования дизайна средствами САПР IC Compiler. Теоретический доклад Федора Меркелова был посвящен возможностям САПР по выбору физической иерархии, созданию плангрупп (будущих блоков для плоского проектирования), назначению пинов исходя из глобальной трассировки, созданию бюджетов для будущих блоков и возможностям планирования сетки земли/питания. В тестовом примере демонстрировались основные шаги по реализации иерархического планирования дизайна. Обсуждение касалось методов работы с часто изменяемым RTL, а также - возможностям САПР по разводке проводов над блоками.
В докладе Дмитрия Радченко речь шла о проектировании кристаллов с использованием Flip Chip технологии при применении САПР IC Compiler. В качестве основных этапов проектирования выделялись подготовка библиотек, расстановка драйверов и бампов, логическое соединение драйверов с бампами и физическая трассировка проводов между бампами и драйверами. В ответ на замечание о некорректной работе САПР с PAD ячейками земли/питания докладчик уточнил что подготовке библиотек надо уделять особенно пристальное внимание.